[OPB]談Vdroop與no vdroop
在空冷與水冷之下我們看到合理的使用"vdroop功能是會減少cpu因為pwm承受vcore電壓波動所代來的錯誤和不穩定:[attach]160822[/attach]
在上圖中,我們可以看到PWM電流在vcore全速loading之後的"恢復狀態,vcore會回復到他Voffset那點,
也就是1.23v,同時也就是低於大家在bios 設的0.02v左右,這就是為啥大家會覺得少了0.02v.
甚至大家在跑測試時或燒機石會看到電壓會再降,就是這原因,這是一種防止vcore瞬間爆沖的危險.
一般我們只是都看到說掉壓..但是在我們肉眼所不能及的狀態之下,
大家是看不到所謂忘往上衝的peak voltage
所以簡言之,Vdroop是帶有一個相對差值的電壓來防止overshooting.(爆衝或暴降)
反之我們也可以來看到如果把Vdroop移掉,以純正45nm vid來看(1.25v max),在你第一波的heavy loading,
就能到1.28v(差0.03v)還不會有任何不妥,
[attach]160823[/attach]
可是如果你看到圖上的Maximum negative overshoot,突然從1.19v猛跳到1.28v,這個over shooting有將近0.1v
(順便提及CPU VID=full load voltage - Idle Voltage),再看之後的peak voltage 從heavy load降到輕微的loading
這種狀況就是像多core的cpu去跑單super pi,大家可以check,你用dual core或是quadcore跑super pi是完全不可能
load 100%的,這就是為何有時你跑pi 32m或中程的pi 8m,
錯誤都是在一開始過沒多久,或是中間每當一個loop剛post完時.
所以我們可以看到第2圖,errors數近乎上圖double
那經過這兩圖的解說,我想大家更能了解vdroop的重要
所以這種狀況在低vcore當然無所謂
但你想,如果把vcore加到1.8以上會如何?:D
**pic coutsey belongs to Freecableguy~~
[[i] 本帖最后由 堕入人间 于 2008-2-26 09:42 编辑 [/i]] 看得有点吃力。。。。。不过还是要谢谢狂少分享 是不是能简单理解成：vdroop可以看成是一个保护U的东东，要是去掉，对低压的U也许会没什么，但对那些加压超频狂(例如用大炮冲极限那些)也许在一瞬间，U可能就因为突然的高压而挂掉? [s164] 1.8V加上peak voltage就算是干冰，液氮U也会被瞬间高压击穿。 这么理解对吧？ 这篇有图，太帅了，大家不必再抱怨VDroop太大而怒斥主板厂商用料不够好了 存在即合理嘛~ 完全没有VD也许还不是一件好事情呢~ 我是真看不懂！[s006] 那么CPU允许的VCC overshoot大概是多大呢？ [quote]原帖由 [i]Travis[/i] 于 2008-2-26 16:01 发表 [url=http://bbs.ocer.net/redirect.php?goto=findpost&pid=1542252&ptid=194522][img]http://bbs.ocer.net/images/common/back.gif[/img][/url]
那么CPU允许的VCC overshoot大概是多大呢？ [/quote]
在一个电路中，瞬时的尖峰电压总会出现的，尤其是一些元件上的供电状态或负载状态改变时甚至是固定出现尖峰电压，那些小小的旁路电容（一般都是用陶瓷，因为容量不用大）就是为了消灭它们
简单说VCC overshoot的允许范围是，尖峰电压出现时若该电压可以令CPU正常工作，那就ok，可以说并没有什么固定规则，取决于CPU本身。例如，假设CPU在2GHz时，可以工作在1.2V-1.8V的范围内，只要尖峰电压时的电压还在该范围内即可，VCC overshoot本身的绝对数值基本没有什么意义。因为晶体管只需要根据电平高低得到一个为0或1的结果，并不要求某个精确的电压数值，所以只要没让0和1的判断发生改变，根本不在乎电压的变化。说数字电路精确其实是在说数字电路抗干扰，可以说数字电路是因模糊而精确呵呵。
楼主所表达的内容中，主要就是一条，在高压环境下使用CPU，尖峰电压可能令电压过高而击穿晶体管。这个没错。
但是楼主对vdrop的定位和零vdrop时的设想是有问题的。假设存在0.2V的vdrop，而CPU满载工作于5GHz需要1.6V电压，那么我们就需要将电压（即idle电压）设定在1.8V才能令该CPU正常工作于5GHz。此时若有+0.1V的尖峰电压，那么就会出现瞬时的1.9V电压，或许CPU会经受不起，没错。[color=red]但是，以此来表达vdrop是好事是不合理的。若不存在vdrop，我们根本无需设定1.8V的电压，而是1.6V即可，发生+0.1v的[color=red]尖峰电压[/color]时也不过是1.7V罢了。而楼主的设想却是我们仍旧使用1.8V电压。[/color]
[color=#ff0000][/color]
[color=#ff0000]vdrop越低越好是没错的[/color] 学习中，想问问，一般用户在适当加压OC的情况下，开启主板BIOS中“Voltage Damper”是好，还是不好？[s010] 学习了 ~~~~~~~谢谢 [font=Verdana]我想vdrop是合理的[/font]
[font=Verdana][/font]
[font=Verdana]我猜狂少的意思是在提醒大家VDROP的重要. 因为pwm自身存在的缺陷, 无法把电压控制在一个恒定值, 所以在FULL LOAD的瞬间, 会有一个nega. overshoot.[/font]
[font=Verdana][/font]
[font=Verdana]在第一张图上可以看到电压[color=magenta]一直[/color]维持在那个nega. overshoot附近, 并没有进行反馈调节(我相信这应该是各位大厂RD大大能做到的吧^_^), 把电压加到原来的水平.为什么呢?[/font]
[font=Verdana][/font]
[font=Verdana]这样设计我猜是因为由于目前pwm的缺陷 无法 在CPU从FULL LOAD跳到IDLE LOAD时 保持相对(或者可以说'绝对')稳定的电压, (而会出现一个unwanted PEAK VOLT., 如图)而设置的保护措施.[/font]
[font=Verdana][/font]
[font=Verdana]还有, 我觉得feelmagine编辑设想的数据值得商榷...[/font]
[font=Verdana][/font]
[font=Verdana]理想国的电压: VDROP=0 OVERSHOOT=0 [/font]
[font=Verdana]也就是死人心电图, 不过前提是要在每个[color=magenta]很小的时间尺度[/color]内都保持如此才算完美, 比如每个ns, 而这是我们手上的万用表做不到的.[/font]
[font=Verdana][/font]
[font=Verdana]VDROP是在那种完美技术出现之前INTEL指导厂商所采取的权宜手段[/font]
[font=Verdana][/font]
[font=Verdana]以上只是我的个人见解哦~各位大大不要介意我说的话, 我说的最多, 说明我最认真了.[/font]
[font=Verdana][/font]
[font=Verdana]=====================
额, 现在我还说着VDROP的好处, 一会我就贴一个DFI LP DK P35 T2RS秒杀VDROP的帖子, 自己打自己, ^_^[/font]
[font=Verdana]我要回家了, 无法回复大家的帖子. [/font]
[font=Verdana]如果有人回的话, ^_^[/font] the max and min never change, the change is peiro. more peiro made circle smaller and controable.that is very funny design 狂少，我看过你做的视频，顶你，向你学习！！！！！！ 在这学到不少东西~~留名先~~[s136] 个人认为，就是掩盖某些缺陷用的，衍生出来的东西，这个东西的出现，我不赞同LS某人说的存在既合理的说法，而且强烈反对，供电经过一级和二级旁路的滤波，只是提供一个较为纯净的电流而已，相对DFI的“死人心电图”做何解释呢？真正的“保护”的话，干脆直接掉0.5V算了，或者限制超频，这么折腾，保护更周全！
页:
[1]
